http://www.tronshow.org


日本アルテラ株式会社

■所在地
〒163-1332
東京都新宿区西新宿6-5-1
新宿アイランドタワー32F

■TEL
03-3340-9480

■FAX
03-3340-9487

■URL
http://www.altera.co.jp


プログラマブル・ロジック・デバイスのリーダーであるアルテラ社は、2000年のNios®ソフトコア・エンベデッド・プロセッサの発表以来、組込みハードウェア&ソフトウェアへの対応を行ってきました。特に日本向けとして早くからパートナー各社との協力によりμITRON準拠のRTOSサポートが行われており、現在のNios® IIにおいては純正のIDEに加え、OS、ミドルウェア、ソフトウェア・デバッグ環境が更に充実しています。

また、アルテラ製品の販売代理店でもある(株)アルティマにより、Nios II プロセッサを使用したμT-Engine/Nios IIボードが開発されており、このボードに対してT-Kernelの移植を実施した(株)パーソナルメディアと三社共同でμT-Engine/Nios II開発キットとして正式発表しました。同時に、全てのT-EngineとμT-Engineボードで使用可能な、FPGAを用いたハードウェア拡張ボードも正式発表しました。どちらのボードもユーザ独自の拡張ハードウェアをアルテラのCyclone® FPGA上に実装することが可能です。

Nios IIは、32ビットのソフトコア・プロセッサIPで、非常に低い初期費用で永久ライセンスを購入することが出来ます。また1年単位でアップデートとサポートを継続することが可能です。開発ターゲットの種類、数、量産数量に対する制限は全くありません。Nios IIは、性能とコスト(実装面積=回路規模)のトレードオフにより、Fast、Standard、Economyの3種類から最適なコアを選択することが出来ます。性能を重視するFastの場合、命令キャッシュ、データ・キャッシュを持ち、ダイナミックなブランチ予測が可能です。また全てのコアは最大256のカスタム命令の追加が出来、高速化が可能です。Nios II にはNios II用の周辺ハードウェア機能ブロックがソースレベルで標準添付されており、アルテラの開発ツールSOPC Builderにより一般的なシングル・マスタ(CPU)と複数のスレーブ・デバイスのシステムのみならず、同時動作可能なマルチ・マスタのシステムも容易に設計出来、ハードウェア・アーキテクチャの設計・変更情報のデータをソフトウェアに引き渡すことが出来ます。また、独自の性能向上ツールであるC2H (C-to-Hardware) コンパイラを用いて、ソフトウェアのボトルネックを右ボタン1つでハードウェア・アクセラレーションが可能です。

ソフトウェア開発環境として、Nios II IDEが標準添付されています。このIDEは、最近広く採用されている Eclipseの環境をベースに、プラグインを用意してNios II用IDEとして提供しています。ソース・コードの編集からコンパイル、リンク、デバッグの作業を統一されたGUIで実施可能です。

アルテラ社のNios II開発キットには、Nios IIプロセッサ・コア、ペリフェラルIP、IDEに加え、Nios II 開発ボードが含まれており、ハードウェアを用いた評価、デバッグを迅速に進めることが出来ます。




Altera Nios II Development Board
Cyclone II Edition

Micro T-Engine / Nios II Board

FPGA Expansion Board for
T-Engine / micro T-Engine




BACK

Copyright 2007 TRON Symposium Steering Committee